Gaya APA

Rasidin, E, H. (2025). Rancang Bangun Modul Percobaan COUNTER dan BINARY ADDER CIRCUIT di Laboratorium Elektronika Digital Jurusan Teknik Elektro Universitas Mataram . Mataram: Fak. Teknik Unram.

Gaya MLA

Rasidin, Eka, Handika. "Rancang Bangun Modul Percobaan COUNTER dan BINARY ADDER CIRCUIT di Laboratorium Elektronika Digital Jurusan Teknik Elektro Universitas Mataram". Mataram: Fak. Teknik Unram, 2025. Text.